virtuoso 把gds转def

jevonhjw · 发表于 2022-3-4 20:07:22

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

需要导出一些金属连线给到后端，在virtuoso CIW 用export ->def导出def，转出来的def里面via被过滤了，请问有人知道如何转出正确的def吗？

远上寒山 · 发表于 2022-3-5 18:01:09

被过滤的VIA有connectivity的属性吗

suma5213 · 发表于 2022-3-16 10:43:09

  if {$SIGNOFF_DRC_ENGINE == "HERCULES"} {
signoff_drc -read_cel_view
  } elseif { $SIGNOFF_DRC_ENGINE == "ICV"} {
signoff_drc -read_cel_view -ignore_child_cell_errors -user_defined_options {-holding_cell}

# Generate autofix config_file
if {![file exists [file tail [file rootname ${SIGNOFF_DRC_RUNSET}]]_config_file]} {
exec $env(ICV_HOME_DIR)/contrib/generate_layer_rule_map.pl \
      -dplog ./signoff_drc_run/run_details/[file tail [file rootname ${SIGNOFF_DRC_RUNSET}]].dp.log \
      -tech_file ${TECH_FILE} \
      -o [file tail [file rootname ${SIGNOFF_DRC_RUNSET}]]_config_file
}

signoff_autofix_drc -config_file [file tail [file rootname ${SIGNOFF_DRC_RUNSET}]]_config_file \
            -init_drc_error_db signoff_drc_run

# Save cell as signoff_drc works on data on disk
save_mw_cel
signoff_drc -read_cel_view
  }

}

suma5213 · 发表于 2022-3-16 15:12:29

v2lvs -s ref_lib_file -v verilog_file -o spice_file ref_lib_file：参考的标准单元库 verilog_file：需要进行转换的verilog网表（APR后生成的网表） spice_file：期望生成的spice网表

jevonhjw · 发表于 2022-3-24 20:07:14

远上寒山发表于 2022-3-5 18:01
被过滤的VIA有connectivity的属性吗

导出前给金属线和via都加上net命名，就能导出了

jevonhjw · 发表于 2022-3-24 20:08:55

suma5213 发表于 2022-3-16 10:43
if {$SIGNOFF_DRC_ENGINE == "HERCULES"} {
signoff_drc -read_cel_view
} elseif { $SIGN ...

多谢大佬，我试试

[求助] virtuoso 把gds转def

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1