bandgap内部的运放设计以及整体电路稳定性仿真

zss113

下面是我的bandgap的整体的电路图。遇到的问题是：
1、整个模块的相位裕度非常低，整体电路结构的第二个极点不知道是由什么确定的，想要手推一下，但是感觉无从下手。
2、还有就是，整个bandgap的稳定性受到了外部电容的影响比较大，只能在特定值的负载电容情况下才能得到比较好的相位裕度。
还请大神指教一下！

整体电路图

castrader

OP的偏置单独做，然后减除最后一级的gmn/gmp吧，你的电路级数太多了，差分输出点第一个极点，共源输出点第二个极点，gmn/gmp输出点第三个极点，三极管正/负反馈点第四/五个极点...

castrader

再就是，你的BG输出端挂载的电容会严重影响这个点极点位置的，当然会造成不稳定，建议在闭环外再加一条电流源+R+三极管支路输出吧，这样输出点不在反馈环内就没事了。

zss113

castrader 发表于 2022-3-3 10:00
OP的偏置单独做，然后减除最后一级的gmn/gmp吧，你的电路级数太多了，差分输出点第一个极点，共源输出点第 ...

首先感谢您的回答，我最后一级的gmn/gmp是用来提升psr的，如果去掉的话，在1MHz的频率上，psr几乎就没有了。所以参考了下面的这篇文献，加了一级。

zss113

castrader 发表于 2022-3-3 10:03
再就是，你的BG输出端挂载的电容会严重影响这个点极点位置的，当然会造成不稳定，建议在闭环外再加一条电流 ...

感谢，我去试一下

castrader

zss113 发表于 2022-3-3 11:26
首先感谢您的回答，我最后一级的gmn/gmp是用来提升psr的，如果去掉的话，在1MHz的频率上，psr几乎就没有 ...

这样啊，你可以把第一级的五管差分和第二级的共源合并成folded-cascode结构，增益应该差不了太多，可以降一级。缺点就是folded-cascode的偏置电路比较费劲。