关于sigma-delta ADC转换速率和位数的疑问

省委兰陵王

在sigma-delta ADC设计中，目前有两个疑惑一直得不到解决，还请各位帮忙解答一下。
第一个问题：ΣΔADC输出是比特流，实际有效位数可以根据SNR计算，但是如何确定我这个ADC叫多少位呢？是如何确实是12位、16位，还是24位的呢？
----------------------首先所谓16位，18位，24位，甚至32位它是看sd-adc通过降采样滤波器后的snr或者dr情况。因为做了noise shape，所以基本就接近了，可以折算bit位宽；


第二个问题：就是那个转换速率5SPS（或者1kSPS）参数，是关乎内部哪个参数的呢？在Σ-ΔADC中是与调制器或者其它模块的哪个参数相关呢？如果给定一个转换速率指标（如1kSPS）该如何考虑自己的设计呢？

-----------跟内部的降采样滤波器有关，处理的数据麻溜速率。举个例子，若需要CD格式的16位精度，只需满足48ksps采样率，应用于audio那么输入最大处理是20k带宽，假设adc模拟系统需要128的osr，那么在adc时钟这块就需要满足osr*bw时钟要求，根据架构itter或者sr等考虑到位。在数字部分就需要能够满足128的降采样比，处理数据为48ksps

f3736847009

省委兰陵王 发表于 2022-5-27 16:13
在sigma-delta ADC设计中，目前有两个疑惑一直得不到解决，还请各位帮忙解答一下。
第一个问题：ΣΔADC输 ...

感谢回答，虽然暂时没看很明白

baygirl

f3736847009 发表于 2022-3-2 16:54
再补充刚看到的一份文档中的一个截图。

请问下这是什么文档啊

f3736847009

baygirl 发表于 2022-6-27 20:25
请问下这是什么文档啊

刚回去找了一圈，没找到了，忘了是哪个文档了，当时没做笔记，后悔了，等找到了记得的话再来回复一下

baygirl

f3736847009 发表于 2022-6-27 21:38
刚回去找了一圈，没找到了，忘了是哪个文档了，当时没做笔记，后悔了，等找到了记得的话再来回复一下
...

您好，我想再问下，看了上面的讨论，如果enob是21位的，这个ADC可以说是24位的吗？

f3736847009

baygirl 发表于 2022-6-28 08:32
您好，我想再问下，看了上面的讨论，如果enob是21位的，这个ADC可以说是24位的吗？
...

ENOB达到21了，完全可以了