关于sigma-delta ADC转换速率和位数的疑问

f3736847009 · 发表于 2022-3-1 17:46:03

在sigma-delta ADC设计中，目前有两个疑惑一直得不到解决，还请各位帮忙解答一下。
第一个问题：ΣΔADC输出是比特流，实际有效位数可以根据SNR计算，但是如何确定我这个ADC叫多少位呢？是如何确实是12位、16位，还是24位的呢？

第二个问题：就是那个转换速率5SPS（或者1kSPS）参数，是关乎内部哪个参数的呢？在Σ-ΔADC中是与调制器或者其它模块的哪个参数相关呢？如果给定一个转换速率指标（如1kSPS）该如何考虑自己的设计呢？

还请各位不吝赐教！十分感谢！

lnq1993 · 发表于 2022-3-1 17:46:04

1. 按noise performance算，可以看Effective Resolution (Bits)
2. Data Rate (DR)是指ADC的output rate，还有个fmod是delta-sigma modulator的frequency，可以理解成sampling freq, DR=fmod/OSR
客户一般有DR的要求，最小OSR取决于delta-sigma mod的topology, 2nd order or 3rd order

lwm3437591 · 发表于 2022-3-1 23:02:46

插眼

f3736847009 · 发表于 2022-3-2 09:45:33

lnq1993 发表于 2022-3-2 04:20
1. 按noise performance算，可以看Effective Resolution (Bits)
2. Data Rate (DR)是指ADC的output rate， ...

你好，首先感谢你的解答！
关于你的回答，我还有点不是很明白其中：
1、第一点你说的可以看Effective Resolution是指看实际有效位和哪一个等级接近然后确定是多少位的吗？

2、根据你说的这个意思是转换速率就是信号的奈奎斯特采样率（2*fB）是吗？

3、这是一个追问，关于你说的“最小OSR取决于delta-sigma mod的topology”，那么具体如何确定呢？是否是根据结构和需要达到的指标（SNR）去确定呢？有没有相关资料参考呢？

lnq1993 · 发表于 2022-3-2 12:04:24

1. Delta-sigma adc的datasheet一般有个noise table，给定DR有个uVrms noise和相应的Effective Resolution
16位和24位是指ADC output bit的位数，有可能最后几个LSB都是noise
2. 是的
3. 对，每个topolgoy有个理想情况下能达到的最大SNR给定OSR