在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: genghis

[资料] 【下载】SystemVerilog专辑

[复制链接]
发表于 2018-11-12 16:13:08 | 显示全部楼层
GOOD! WORK!
发表于 2018-11-12 16:13:57 | 显示全部楼层
A Practical Guide to Adopting the Universal Verification Methodology
发表于 2018-11-12 16:14:47 | 显示全部楼层
A Practical Guide to Adopting the Universal Verification Methodology
发表于 2018-11-12 16:16:33 | 显示全部楼层
A Practical Guide to Adopting the Universal Verification Methodology
发表于 2018-11-15 10:36:17 | 显示全部楼层
太完美了
发表于 2018-11-20 13:51:31 | 显示全部楼层
看到了我们南安大牛教授Mark Zwolinski的《Digital System Design with SystemVerilog》,很开心。
发表于 2018-11-21 13:51:03 | 显示全部楼层
这么多书,非常感谢分享!
发表于 2018-11-21 13:55:24 | 显示全部楼层
竟然有中文版的《SystemVerilog3.1a语言参考手册》,太好了,非常感谢!
发表于 2018-11-21 19:02:28 | 显示全部楼层
强大  十分感谢, 资料很有用
发表于 2018-12-20 17:31:43 | 显示全部楼层
没有找到测试平台编写指南
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 06:43 , Processed in 0.021584 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表