在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1599|回复: 0

[求助] 综合阶段对于timing violation该如何处理?

[复制链接]
发表于 2022-2-17 16:27:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
1. 首先对于后端来说最简单的方法就是让设计人员修改设计(包括加拍,拆分复杂逻辑...)

2. 如果时间比较紧急,violation path又特别多,但是violation不是特别大的情况下,可以尝试对这部分path设置group_path,让工具加大优化力度

3. 还是不行的话只能尝试降频

4. 从后端综合(不包括PR)角度来看,除了上面这些方法,是否还有其他解决timing violation的办法?


您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-11 02:31 , Processed in 0.012716 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表