请教：在什么情况下需要做at-speed测试？

janlesion · 发表于 2022-2-15 16:44:42

您需要登录才可以下载或查看，没有账号？注册

x

请教下大佬们，在什么情况下需要做at-speed测试？是根据工艺来决定还是根据系统频率来决定？有什么标准吗？

coolbear2021 · 发表于 2022-2-15 16:53:32

应该主要和频率有关。高频时钟才需要，低频时钟不需要，之前的项目经验是大于100MHz的时钟会使用at-speed。
和工艺是否直接有关不清楚，但旧工艺一般不需要，90nm及以前一般不做at-speed的，之前遇到的项目都在到40nm及以后才要做的。

janlesion · 发表于 2022-2-16 11:31:19

谢谢楼上的解答，实际项目中以工艺或频率来区分应该都说的通。如果系统要求速度低，一般也就不会采用先进节点工艺，90nm工艺估计都跑不到100M，我以前做的都是110nm,130nm工艺，最多也就是能跑40几M；

innovation · 发表于 2022-2-16 15:22:42

janlesion 发表于 2022-2-16 11:31
谢谢楼上的解答，实际项目中以工艺或频率来区分应该都说的通。如果系统要求速度低，一般也就不会采用先进节 ...

90nm工艺估计都跑不到100M，我以前做的都是110nm,130nm工艺，最多也就是能跑40几M

是我理解错了吗！！！差距那么大吗！！！Xilinx Spartan-3AN系列FPGA就是90nm工艺的：

看它数据手册的规格，各种IO、各种硬核的速度远远超过100M呀，即便我基于Spartan-3AN设计的产品，主时钟跑100M也没遇到过问题呀。不是说同样的工艺节点，ASIC芯片运行速度远远高于基于FPGA可编程逻辑设计的产品吗？搞不懂了。。。

janlesion · 发表于 2022-2-16 16:33:03

本帖最后由 janlesion 于 2022-2-16 16:44 编辑

innovation 发表于 2022-2-16 15:22
是我理解错了吗！！！差距那么大吗！！！Xilinx Spartan-3AN系列FPGA就是90nm工艺的：

看它数据手册的 ...

估计是系统架构不一样，我做的是MCU，里面关键路径组合逻辑较多。而且我们在FPGA上实现时，也经常会遇到时序满足不了的情况；同样的工艺节点，ASIC芯片运行速度远远高于基于FPGA可编程逻辑设计的产品吗？这句话应该有个前提就是逻辑数相同的条件下。

[求助] 请教：在什么情况下需要做at-speed测试？