关于AT-SPEED测试

janlesion

有没有哪位大佬愿意大致说下如何做at-speed测试流程，用synopsys的什么工具，如何产生测试向量等；以前130nm低端工艺只是简单做过用DC工具插scan chain,用tetramax产生测试向量和测试平台，现在使用40nm工艺，据说一般都需要进行at-speed测试，想了解下测试流程与普通的scan有什么不同。谢谢。
tetramax 手册有说明如何产生相应向量，但我手上的DC手册没找到at-speed相关内容。。。

greatao

先从了解OCC开始吧

boy001z

一般的at-speed用launch-on-capture, OCC给两个at-speed clock pulse; 一般的scan只有一个pulse，也可以不用OCC. 可以换个关键字搜索，类似transition delay fault

hiee

可以用tessent，流程比较简单

janlesion

谢谢楼上几位的回答，ac-scan与dc-scan原理及区别目前基本弄明白了，也从网上找到了别人做ac-scan的流程：
1 读入没有插入scan的网表
2 使用Design compiler 插入scan chain和OCC (on chipclocking)模块,同时插入mux, fix DRC
3 使用Testcompress实现EDT压缩scan chain
4 使用Testcompress 产生测试DC/ACpattern,同时产生测试验证的Testbench
5 验证DC/AC patterns的正确性和电路的正确性
6 使用SDF,验证DC/ACpatterns相关电路的时序是否满足要求
7 使用DC/AC patterns （wgl文件）转换成ATE所需格式，在ATE上调试和使用

OCC电路实现了在shift阶段和capture阶段对时钟(PLL/ATE)进行选择的功能。有两种方式可以插入OCC电路：
1. DFT Compiler自动插入。
2. 手动编写OCC 的verilog 电路，在dft_insert阶段。
目前大部分应该还是采用第一种方式，即在综合dft阶段工具自动插入的方式。
上面内容是从网上找的，其中
2 使用Design compiler 插入scan chain和OCC (on chipclocking)模块,同时插入mux, fix DRC 这步我不知道在DC中使用什么命令能够自动把OCC插进去，在我目前的DC手册上没找到相关命令。--- 后期再找找其它DC文档看看。
第3，4步用TMAX可以生成测试向量（文档上可以找相关的命令）

所以我目前的主要问题是弄明白第二步怎么做