请教一个XILINX的FPGA全局时钟问题

hs157

在ISE中有些扇出大的信号自动分配为全局时钟，我把它分配在非全局时钟管脚上，实现时就报错，要怎么给它加约束才行，谢谢先！

bravelu

在你的综合器里加上"syn_noclockbuf"的约束。

hs157

我知道了
attribute syn_noclockbuf :boolean;
attribute syn_noclockbuf of clk :signal is true;

palladium

ISE里综合器用的是什么？效果比起lendopectrum如何？
如果是调入.v或者.vhd文件，那core产生的比如乘法器什么的怎么办？
综合器如何识别呢？我一般都是用lendospectrum产生.sdf给ISE的。
请问你们一般怎么用？

一声叹息

ISE中的XST综合工具我个人感觉不如Synplify、Amplify。
如果是core产生的模块，在调入综合器时可以将它声明成黑匣子。
lendospectrum可以产生SDF文件吗？怎样产生的？

bravelu

xst确实不如专业的第三方综合软件。
leonardo可以产生sdf文件，但其实不包含布线延时信息，只能做参考，实际上很少有人用。