关于折叠运放的两种电流镜自偏置结构

jcxwzy

咨询一下，折叠式运放的主体部分有两种自偏置电流镜结构；

但是在实际电路中其中一种会出现Vdsat margin过小问题；

而另一种连接方式的margin却比较充足；

所以这两种连接方式是哪里影响了DC工作点？有什么区别不？

pingpang0705

贴图比较直观点

jcxwzy

   

pingpang0705 发表于 2022-1-18 17:40
贴图比较直观点

你好，就是这种PMOS差分对的折叠式运放，这里主体的自偏置可以选择用PMOS或者NMOS；

就是不知道差别在哪里；

任性

Why is the vdsat margin too small? Can you compare the opamp specs (gain, weight, power, psrr, input/output range, etc.) for these two configurations?

camelotking

I don't think the vds margin is an issue. I think the concerns are(1) if you do the "self bias at bottom" like your drawing, the right side input impedance is Gm9, but the left side input impedance is Gm8*Rp//Rn*Gm10. The input impedance for the output of diff pair is different.
(2) Which is is better? It depends on the Vo. if Vo is low, you should do the way like your drawing. If Vo is high, you should put the other way. If you do opposite, you can see the systematic offset showing in DC simulation due to the unblance structure.

jcxwzy

   

任性 发表于 2022-1-19 00:20
Why is the vdsat margin too small? Can you compare the opamp specs (gain, weight, power, psrr, input ...

这个主要是DC工作点出了问题；
还没有到谈性能的一步；

jcxwzy

   

camelotking 发表于 2022-1-19 03:14
I don't think the vds margin is an issue. I think the concerns are(1) if you do the "self bias at bo ...

你好，输入电阻这个概念是对的，这个左右两路确实不对称；

两路的输入电阻确实会存在差异；

不过可以在这两路添加浮动电流源，保证两路的对称性；

至于这两种结构的好坏确实很难界定，因为PMOS电流镜与NMOS电流镜会存在失配，实际搭建运放不会为此单独调运放尺寸；

就如你所说，可以尝试两种接法观察Vov，再来确定哪一种更好；

pingpang0705

两种实现上的差异需要关注两点：第一，vo的共模输出上限更灵活还是下限更灵活。第二，ndiode bias会更容易导致差分对的共模输入下限受限制

pingpang0705

还有一点：两种实现方式的摆率会不同。

jcxwzy

   

pingpang0705 发表于 2022-1-19 15:33
两种实现上的差异需要关注两点：第一，vo的共模输出上限更灵活还是下限更灵活。第二，ndiode bias会更容易 ...

你好，为啥NMOS做bias会使差分对输入下限受限制？