|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
×
1、具有 5-8 年以上年以上先进 CMOS 工艺节点的 APLL/ADPLL IP 设计直接工作经验; 其中3 年以上团队管理或项目管理工作经验;
2、对工艺 55nm, 40nm, 28nm, 14nm 有设计及成功量产经验;
3、具有混合信号系统建模和仿真经验,熟悉 Verilog-A 、System-Verilog, AMS 仿真环境
4、具有理解 RTL 数字设计能力;
5、具有 Matlab simulink 建模仿真经验;
6、熟悉 Monte-Carlo, Aging model, EMIR 仿真环境;
电话:18033427317(微信)
|
|