手机号码,快捷登录
找回密码
登录 注册
您需要 登录 才可以下载或查看,没有账号?注册
举报
gtfei 发表于 2022-1-10 11:06 通路里再加一层或两层PMOS diode
wkp1992101 发表于 2022-1-10 11:24 我看你串了3个pmos,每一个压降Vgs=0.5V,所以再加一个就正好从1.7v降到1.2V
叫二哈的哈士奇 发表于 2022-1-10 13:47 增大L试试呢
FTFCE 发表于 2022-1-10 11:14 加入PMOS diode,DC仿真 然后如果叠更多层,上面的PMOS会进入线性区,然后INV的电压还是下不去1.2V ...
gtfei 发表于 2022-1-10 18:11 你压下来的目的是什么? 降低DC漏电流? 你现在这个比直接串压到1.2V的情况降得多了(T15亚阈值,上 ...
本版积分规则 发表回复 回帖后跳转到最后一页
查看 »
小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2024-5-7 09:09 , Processed in 0.031623 second(s), 7 queries , Gzip On, Redis On.