SoC加上Power PAD后，请教calibredrv LVS问题

piao2015 · 发表于 2022-1-3 10:08:40

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

做了一个SoC芯片，加上Power PAD和PAD Filler后，Calibredrv LVS时有以下问题：
1. LVS是不是layout和verilog进行比较
2. 如何添加 Power PAD 和PAD Filler 信息？我采用1方法比较后，提示Power Pad和PAD Filler不匹配

谢谢！

jimmyliuquan · 发表于 2022-1-3 14:09:07

Power Pad和PAD Filler不匹配, 不匹配是啥意思

guoyalan98 · 发表于 2022-1-5 19:18:48

Layout和Schematic 一般是GDSII 和netlist 对比

piao2015 · 发表于 2022-1-6 15:24:41

jimmyliuquan 发表于 2022-1-3 14:09
Power Pad和PAD Filler不匹配, 不匹配是啥意思

不匹配是这样的情况：

Layout里有Power PAD和PAD Filler，我也是选着layout vs netlist，netlist是ICC最后生成的网表。但是，这样会提示：netlist中找不到Top文件，且也找不到Power PAD和PAD Filler。不清楚怎么回事？

[求助] SoC加上Power PAD后，请教calibredrv LVS问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2