在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1553|回复: 4

[求助] Verilog-A 关于分支电流和电位的报错

[复制链接]
发表于 2021-12-23 10:44:13 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
报错如下:Error: Accessing both the flow and potential of a probe branch

目前在做一个类似滑动变阻器的结构,怀疑可能是访问滑动变阻器内部节点的电势导致的报错,初入verilog-A,希望看到的可以指点一下。
代码如下:
module RRAM(TE,BE);
//electrical connections
        electrical TE ,BE,gnd;
        inout TE,BE;
        //t:top electrode; b:  bottom electrode
      
//parameter list:begin
        parameter real Ea = 1.2 ;                       
        parameter real Ez = 1.2 ;                         //unit:eV               
        parameter real a  = 0.01 ;                         //unit:nm               
        parameter real f  = 1e12 ;                         //unit:Hz      
        parameter real k         = `P_K;      
        parameter real q         = `P_Q;
        parameter real gama = 30 ;                        //                        
        parameter real l0 = 2.5 ;                         //unit:nm               
        parameter real r0 = 0.8 ;                         //unit:nm               
        parameter real a1 = 6.5e2;                        //dn/dy                        Y
        parameter real a2 = 1e6;                                //dn/dx                        X
        parameter real B1 = 8e4;                                //                              
        parameter real B2 = 3;      
        parameter real I0 = 55;                                 //unit:mA               
        parameter real V0 = 0.35;                         //unit:V               
        parameter real gm = 0.2;                                //unit:nm               
        parameter real Cp1 = 0.91;                        //unit: uJ/K      
        parameter real Cp2 = 13.8;                        //unit: nJ/K
        parameter real kth1 = 2.8;                        //unit:uJ/Ks
        parameter real kth2 = 3.55;                        //unit:uJ/Ks
        parameter real p0 = 1e-6;                                //unit:S/m                Ta
        parameter real lamta = 28;                        //unit:nm               
        parameter real p =0.5;                                //                              
        parameter real pi = 3.1415926;                //
        parameter real T0 = 300;                                //unit:K
        parameter real g0 = 3;                                //unit:nm                 
        parameter real time_step = 1e-9;
        parameter real L=10;
        parameter real Rs=100;
//parameter list:end
        real Vtb,Itb;
        real Tcf,Tbulk;
        real dg,dr;
        real dTbulk,dTcf;
        real I_gap,I_s,I_cf;
        real g,r;
        real Va,Vb;
        real rou;
        real E;
        real Vte,Vbe;
      
      

        Analog         begin
                $bound_step(time_step);
               
               
        Vtb = V(TE,BE);
        Itb = I(TE,BE);      
        Vbe = V(BE,gnd);
        Vte = V(TE,gnd);

        I_gap = I0*exp(-g/-gm)*sinh(Vtb/V0);
        I_cf=I_gap;
        I_s=I_gap;

        Va = I_s*Rs+Vbe;
        Vb = ((rou*(L-g))*(pi*pow(r,2)))*I_s+Va;

        if(Vtb == 0)
        begin
                Itb=0;
        end
        else if(Vtb>0)
        begin
                E=(Vte-Vb)/g;//set
        end
        else if(Vtb<0)
        begin
                E=(Vb-Va)/(L-g);//reset
        end


        dTcf = (Vtb*I_gap-kth1*(Tcf-Tbulk))/Cp1;
        dTbulk = (Vtb*I_gap-kth2*(Tbulk-T0))/Cp2;
      
        dg = -(1/2)*exp(-Ez/(k*Tcf))*(a1*pow(a,2)*f/(L-g-l0)-2*a*f*sinh(q*E*a/(2*k*Tcf)));
        dr = pow(a,2)*f*exp(-Ea/(k*Tcf))*(a2/(r-r0)-Ea/(k*pow(Tcf,2))*B1*pow(Tcf,B2));
      
        g = idt(dg,g0);
        r = idt(dr,r0);
      
        Tcf = idt(dTcf,T0);
        Tbulk = idt(dTbulk,T0);
      
end
endmodule
 楼主| 发表于 2021-12-23 10:47:01 | 显示全部楼层
模型的结构图是这样,上面一层gap区,中间一层CF区,两者互相影响,类似于滑动变阻器,可能是在表示Vb和Va之间的报错,希望有朋友可以看看
rram.png
发表于 2021-12-23 14:37:20 | 显示全部楼层
可能是说一个端口的电压与电流不能同时被读取,不然你这个模型全是输入了。应该写成根据V计算I并输出的模型
 楼主| 发表于 2021-12-23 17:31:21 | 显示全部楼层


YyuanRTs 发表于 2021-12-23 14:37
可能是说一个端口的电压与电流不能同时被读取,不然你这个模型全是输入了。应该写成根据V计算I并输出的模型 ...


谢谢你的回答,我再想想
发表于 2021-12-24 14:48:15 | 显示全部楼层
谢谢分享。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 20:40 , Processed in 0.032523 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表