在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1334|回复: 3

[求助] 【新人贴】interconnect delay 和 path delay有什么区别

[复制链接]
发表于 2021-12-23 09:23:38 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问下这两者有什么区别吗?interconnect delay=net delay + cell delay 是整个design的内部延迟,而path delay 只是某一段path的delay 请问这样理解对吗?
发表于 2021-12-23 10:34:53 | 显示全部楼层
有interconnect delay 这个概念吗?我好像没有看过
 楼主| 发表于 2021-12-23 14:23:16 | 显示全部楼层


jimmyliuquan 发表于 2021-12-23 10:34
有interconnect delay 这个概念吗?我好像没有看过


image.png
在看Static Timing Analysis for Nanometer Designs这本书的时候有看到这个概念 被绕的有点晕
发表于 2021-12-23 17:52:06 | 显示全部楼层
我觉得interconnect delay只是routing的metal的RC 值,而path delay是interconnect RC delay + cell internal delay 因为path是比如从一个instance的input到这条timing path最后一级的buffer的output
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-22 02:48 , Processed in 0.023527 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表