在线咨询 开启辅助访问 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

EETOP 创芯网论坛 (原名:电子顶级开发网)

便捷登录,只需一步

找回密码

  登录   注册  

快捷导航
搜帖子
芯片精品文章合集(500篇!)    创芯人才网--重磅上线啦!
查看: 98|回复: 2

[求助] LEC fail 求助

[复制链接]
发表于 2021-11-26 06:48:44 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有帐号?注册

x
rtl设计中调用memory compiler生成的sram。由于限制只能生成4的整数倍的数据宽度。实际用的时候,用不了。所以输入端的最高2bit进行了tie0,Q端有2bit悬空。 若这2bit悬空。综合的时候会把Q端宽度不匹配(LINT3),然后就跑不下去了。 若声明2bit wire,填在那,综合就可以跑了。 但是用formility 做LEC时,会报那2bit 不等。 我看看netlist也是声明两个wire 放那。 没用过formility 做LEC,没太理解原因。感觉是需要设置一些参数。
发表于 2021-11-26 09:39:43 | 显示全部楼层
把那俩个点设为ignore,这个约束最后要找前端确认了。
add ignore  这个命令可以设。其实这个不过也可以只要你能确认,是因为他引起的不过,而没有别的fial。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2021-11-26 13:29:10 | 显示全部楼层
多谢回复。
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2021-12-9 17:50 , Processed in 0.063250 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表