LEC fail 求助

watertree

rtl设计中调用memory compiler生成的sram。由于限制只能生成4的整数倍的数据宽度。实际用的时候，用不了。所以输入端的最高2bit进行了tie0，Q端有2bit悬空。 若这2bit悬空。综合的时候会把Q端宽度不匹配(LINT3)，然后就跑不下去了。 若声明2bit wire，填在那，综合就可以跑了。 但是用formility 做LEC时，会报那2bit 不等。 我看看netlist也是声明两个wire 放那。 没用过formility 做LEC，没太理解原因。感觉是需要设置一些参数。

莫名晴天

把那俩个点设为ignore，这个约束最后要找前端确认了。
add ignore  这个命令可以设。其实这个不过也可以只要你能确认，是因为他引起的不过，而没有别的fial。

watertree

多谢回复。