一道数字面试题目，怎么做?

smlben

还是没有理解

zhangbinsniper

应该不是很难，我认为应该用最高频的时钟作一个计数器，用其他两个时钟信号的高电平或低电平作使能信号，然后比较计数器大小即可

yuhaiqun2008

very good

wangde12

此题收藏，以后慢慢做。

心海的一滴泪

学习了，呵呵

hzzheng

ding ding ding

hardstone_china

原帖由 maxin 于 2007-12-26 21:40 发表

                               
登录/注册后可看大图

只是一个数字锁相环的鉴相部分而已，一个高频时钟（鉴相时钟），两个异步时钟，一般通过一个异或（XOR）鉴相方法可解决！



这是数字设计基础！

期待详细说明,或者哪里能找到相关说明啊?谢谢了!

stanley

这是我的看法，可能有误。望指教

假设Input依次为sys_clk, P_in, Q_in

//for P input: 计算高电平持续时间
always @ (posedge sys_clk or negedge rstj)
if(!rstj)
    p_cnt <= #1 'h0;
else if(P_in)
    p_cnt <= #1 p_cnt + 1'b1;
else
    p_cnt <= #1 'h0;

//由于P跟Q相位不一致，所以必须统计cnt的最大值
always @ (posedge sys_clk or negedge rstj)
if(!rstj)
    p_cnt_max <= #1 'h0;
else if(!P_in && p_cnt_max<p_cnt) //当p_cnt为低电平时，触发最大值统计
    p_cnt_max <= #1 p_cnt;

//for Q input: 计算高电平持续时间
always @ (posedge sys_clk or negedge rstj)
if(!rstj)
    q_cnt <= #1 'h0;
else if(Q_in)
    q_cnt <= #1 q_cnt + 1'b1;
else
    q_cnt <= #1 'h0;

always @ (posedge  sys_clk or negedge rstj)
if(!rstj)
    q_cnt_max <= #1 'h0;
else if(!Q_in && q_cnt_max< q_cnt)
    q_cnt_max <= #1 q_cnt;

//Output Ready （让检测的时间够充分）
#define MAX_DETECT_CLOCK 2000

always @ (posedge  sys_clk or negedge rstj)
if(!rstj)
    detect_cnt <= #1 'h0;
else if(!detect_ready)
    detect_cnt <= #1 detect_cnt + 1'b1;

assign detect_ready = (detect_cnt == `MAX_DETECT_CLOCK);

//Output 只有在detect_ready =1时才有效)
assign PeqQ =  p_cnt_max == q_cnt_max；
assign PleQ  =  p_cnt_max < q_cnt_max；
assign PeqQ =  !(PeqQ||PleQ)；

[ 本帖最后由 stanley 于 2009-2-8 02:20 编辑 ]

foggerwoody

原帖由 stanley 于 2009-2-8 02:17 发表

                               
登录/注册后可看大图

这是我的看法，可能有误。望指教

假设Input依次为sys_clk, P_in, Q_in

//for P input: 计算高电平持续时间
always @ (posedge sys_clk or negedge rstj)
if(!rstj)
    p_cnt  

个人认为是是这样的。
可以做一个找clk edge的东西，来产生使能信号，就不用找最大值了

alice19861211

这种，还是每个明确的说法~