在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1960|回复: 6

[求助] 关于ICG的识别

[复制链接]
发表于 2021-11-24 16:37:01 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
后端的时候怎么才能让工具识别这一个DFF和与门是clock gating cell ,平衡tree的时候 ,让clock可以穿过他们呢?
发表于 2021-11-24 17:38:21 | 显示全部楼层
把DFF的CK pin的sink type设为through pin,clock就不会把它认作是leaf,就可以穿过去了
发表于 2021-11-25 09:33:20 | 显示全部楼层
ICG 工具不都是默认穿过吗?
发表于 2021-11-25 15:57:58 | 显示全部楼层
DFF和与门是什么意思,clock gate 一般来说是latch 和与门或者latch和与非门组成的,工具默认会穿过icg 的cell ,不会是sink 点,对于在DFF 上进行分频的寄存器,他的CK 端也不会是sink 点
 楼主| 发表于 2021-11-26 09:20:30 | 显示全部楼层
本帖最后由 qkoyote 于 2021-11-26 09:23 编辑

前端拿一个DFF和与非门用作gating,工具自动识别不出来,并且把用作gating的DFF的ck端认成sink 点,
我有试图通过把这个点设定为nonstoping PIN, 让tree穿过去  我的目的是 image.png
但是实际上会把tree长的不是我希望的 image.png   我希望dff的ck端和gating cell 的A2被同样处理,不要分开加buffer
image.png
image.png
image.png
发表于 2021-11-27 20:49:20 | 显示全部楼层
也许可以试一下。
ecoAddRepeater -term {<your_DFF_instance_path>/CK <your_AND_instance_path>/B} -cell CLKBUF2 -name ICG_CTB
set_dont_touch_network [get_pins ICG_CTB*/Z}
set_disable_clock_gating_check [get_cells <your_AND_instance>]
只是一个思路,没有试验过。

这个DFF+AND电路本身是有重大缺陷的。Q变1时会切掉时钟高电平的一部分,使得AND输出第一个时钟高电平变窄,甚至变成一个毛刺。如果时钟比较慢,DFF改成negedge触发安全一点。
 楼主| 发表于 2021-11-30 07:43:10 | 显示全部楼层
非常感谢,我去尝试下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 20:34 , Processed in 0.021002 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表