在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2821|回复: 7

[求助] allegro sip 添加wire bond的问题

[复制链接]
发表于 2021-10-29 14:48:13 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
做练习当操作到Route > Wire Bond > Add命令时,本该选择pin管脚添加wirebond,为啥什么都选不到,是我的叠层错了还是什么问题,需要注意哪些问题?
发表于 2021-10-29 16:55:59 | 显示全部楼层
要和右边的option及FIND 配合!
 楼主| 发表于 2021-11-1 09:04:33 | 显示全部楼层
谢谢回复,我刚学sip,是pcb工程师,后来做练习直接用txt倒入一个die,就可以连接了,还是我自己用die generator生成的die有问题,不知道该注意哪些问题
 楼主| 发表于 2021-11-1 10:20:58 | 显示全部楼层


lu582583 发表于 2021-10-29 16:55
要和右边的option及FIND 配合!


找到原因了,我在用Die generator的时候把die的类型设置成flip chip形式了,生成的die再想wire bound就找不到管脚了,新人低级错误,哈哈哈
发表于 2023-12-12 15:24:26 | 显示全部楼层
看看
发表于 2023-12-12 17:45:29 | 显示全部楼层


caidayong723 发表于 2021-11-1 09:04
谢谢回复,我刚学sip,是pcb工程师,后来做练习直接用txt倒入一个die,就可以连接了,还是我自己用die gene ...


PCB工程师都开始学封装设计了,这么卷吗
发表于 2023-12-13 14:39:44 | 显示全部楼层
一直都卷下去
发表于 2023-12-20 18:08:42 | 显示全部楼层
我学sip的时候都是照着书一个步骤一个步骤操作的,就怕自己哪出了问题
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 20:07 , Processed in 0.024745 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表