自己手动整理了一份在Cadence图形界面下进行Xa+VCS混合仿真的文档

m8510a · 发表于 2021-11-12 23:22:49

长见识了~

liulongchao · 发表于 2021-11-13 09:34:36

谢谢分享

ll_9_iu_0 · 发表于 2021-11-13 21:26:30

kaikanertan 发表于 2021-10-18 09:23
之前用命令行跑的XA+VCS，因为既然用这套组合，多半应该是dig 做chip top，数字工程师应该要做好了testbenc ...

这么说，你这个资料是用在数字包模拟，整仿，更适用？

kaikanertan · 发表于 2021-11-15 09:23:09

ll_9_iu_0 发表于 2021-11-13 21:26
这么说，你这个资料是用在数字包模拟，整仿，更适用？

首先我不是楼主，这资料是人家的。
我个人认为，VCS+XA用在dig 做top更方便。

ZTZ-99 · 发表于 2021-11-15 09:30:02

多谢分享

2002358124 · 发表于 2021-11-17 14:38:04

谢谢分享

jiafu · 发表于 2021-12-2 17:08:25

thanks

pretty_hh · 发表于 2021-12-8 10:11:43

学习了

核桃树 · 发表于 2021-12-21 10:39:54

感谢分享~

xieerman1 · 发表于 2021-12-29 13:43:21

多谢分享

[资料] 自己手动整理了一份在Cadence图形界面下进行Xa+VCS混合仿真的文档