【已解决】PLL输入端加一个预分频器有什么好处？

yearn

锁相环处于小数分频模式下可能会产生整数边界杂散，工作在整数分频模式则不会。比如，一个产品要求产生的本振频率是11.05GHz，而系统输入参考时钟是100MHz。如果用100MHz直接做为锁相环的PFD，那么就只能用小数分频，此时N=110.5。整数边界杂散可能出现的频率就是50MHz及其倍频。如果先把100MHz除以2降为50MHz，就可以用整数分频，此时N=221，没有整数边界杂散。

邓小力

   

yearn 发表于 2021-10-16 18:19
锁相环处于小数分频模式下可能会产生整数边界杂散，工作在整数分频模式则不会。比如，一个产品要求产生的本 ...

噢噢原来是这样！讲得很清楚，谢谢你~
感觉这种小数分频PLL前端的预分频器也做成可编程自由度会更大一点。