【已解决】PLL输入端加一个预分频器有什么好处？

邓小力 · 发表于 2021-10-12 17:27:33

您需要登录才可以下载或查看，没有账号？注册

×

本帖最后由邓小力于 2021-10-19 12:03 编辑

如题，有些PLL架构会在输入端加一个分频器先对输入的参考信号进行分频，我寻思这样做的好处是啥呢？为什么不直接用一个低频的参考信号呢？还加大了PLL环路的N……

tjuzhjian · 发表于 2021-10-12 21:07:34

预分频可以减少基准clk的噪声，另外也便于配置出更多的输出clk

邓小力 · 发表于 2021-10-14 10:26:15

tjuzhjian 发表于 2021-10-12 21:07
预分频可以减少基准clk的噪声，另外也便于配置出更多的输出clk

可是预分频器本身的噪声也会随着基准clk的噪声输入到PLL中呀，最多也只能减少20logN的基准clk噪声，但是它本身带来的噪声可能更多？

tjuzhjian · 发表于 2021-10-14 11:05:50

邓小力发表于 2021-10-14 10:26
可是预分频器本身的噪声也会随着基准clk的噪声输入到PLL中呀，最多也只能减少20logN的基准clk噪声，但是 ...

分频器的噪声一般很小，这个可以仿真的

SZGang · 发表于 2021-10-14 13:35:59

通常外部参考时钟是系统给定的，加入参考分频后，时钟更加灵活，有些原本需要小数分频得到的信号，现在采用整数分频就可以得到

ran1234 · 发表于 2021-10-14 18:22:32

通常加入预分频器可以配置出更多的PLL输出频率；并且省略了参考时钟单转双的结构；预分频器带入的noise可以忽略不记；

邓小力 · 发表于 2021-10-14 20:55:24

SZGang 发表于 2021-10-14 13:35
通常外部参考时钟是系统给定的，加入参考分频后，时钟更加灵活，有些原本需要小数分频得到的信号，现在采用 ...

有道理，谢谢~

邓小力 · 发表于 2021-10-14 20:56:44

ran1234 发表于 2021-10-14 18:22
通常加入预分频器可以配置出更多的PLL输出频率；并且省略了参考时钟单转双的结构；预分频器带入的noise可以 ...

参考时钟单转双？请问这个结构是用来干什么的呢？通常用在哪里?

yearn · 发表于 2021-10-14 21:05:18

大概是想用整数分频模式以避开整数边界杂散。

邓小力 · 发表于 2021-10-14 21:07:39

yearn 发表于 2021-10-14 21:05
大概是想用整数分频模式以避开整数边界杂散。

比如说参考频率200MHz，现在分频到50MHz，您说的整数边界杂散是指200MHz处的杂散吗？但是会引入更近的50MHz处的杂散呀

账号		自动登录	找回密码
密码			注册

[讨论] 【已解决】PLL输入端加一个预分频器有什么好处？