在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 爱玩

Verilog HDL 高级数字设计(英文版)(PDF格式)

[复制链接]
发表于 2008-3-25 16:10:33 | 显示全部楼层
太请了我喜欢
发表于 2008-3-25 16:11:32 | 显示全部楼层
太请了我喜欢
发表于 2008-3-25 16:12:59 | 显示全部楼层
太请了我喜欢
发表于 2008-3-25 16:32:20 | 显示全部楼层
abbr__Synthesizing,_and_Simulating__ASICs_and_FPGAs__using_VHDL_or_Verilog.part02.rar
发表于 2008-3-25 16:42:55 | 显示全部楼层
3abbr__Synthesizing,_and_Simulating__ASICs_and_FPGAs__using_VHDL_or_Verilog.part02.rar
发表于 2008-3-26 10:25:53 | 显示全部楼层
yao le
发表于 2008-3-26 10:34:06 | 显示全部楼层
money~~
发表于 2008-3-26 10:37:46 | 显示全部楼层
挣钱不容易啊
发表于 2008-3-26 10:43:31 | 显示全部楼层
zhexia qiong le
发表于 2008-3-26 18:59:13 | 显示全部楼层

hehehehhehhe

:lol :lol :lol :lol :lol
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 19:24 , Processed in 0.020715 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表