哪位大哥有用于模拟设计的 standard cell 库？最好是smic018的。购买也可以呢。

CmosLgh · 发表于 2021-10-2 10:48:00

jzr1989 发表于 2021-10-2 08:58
不用edif工具导入，要用cdlin导入，网表应该在netlist_lvs里面

嗯嗯 lvs_netlist 文件夹中有 smic18.cdl 文件，只有这一个。
然后 gds2 文件夹中有 layer_table 和 smic18.gds2 两个文件。要有对应的版图的话，gds2文件也要导入吗？

我看了一些导入cdl的方法，需要map文件，还有要设置mos管模型名称等，还要一个一个整理电路，这样好折腾的？

难道没有做好的标准单元库吗？不想捣鼓了，求购做好的标准单元库呢！

jzr1989 · 发表于 2021-10-2 11:19:12

CmosLgh 发表于 2021-10-2 10:48
嗯嗯 lvs_netlist 文件夹中有 smic18.cdl 文件，只有这一个。
然后 gds2 文件夹中有 layer_table 和 smic ...

标准单元库的话，用到有器件少，不写device map也行。
gds也可stream in

CmosLgh · 发表于 2021-10-2 22:20:59

jzr1989 发表于 2021-10-2 11:19
标准单元库的话，用到有器件少，不写device map也行。
gds也可stream in

哎能找到一个标准单元库就好了

CmosLgh · 发表于 2021-10-2 22:24:59

大哥们顶起来不要贴子沉了

求模拟设计用的逻辑门电路标准单元库

谢谢了

leadway1314 · 发表于 2021-10-12 08:56:54

我有。导入spice就行

CmosLgh · 发表于 2021-10-12 23:49:33

leadway1314 发表于 2021-10-12 08:56
我有。导入spice就行

大哥，你有smic18对应的吗？详细讲解下怎么spice导入呢？

jvxiao · 发表于 2024-4-19 16:11:07

楼主请问最后怎么解决的呢？我现在导入cdl文件发现管子也都是乱的。

CmosLgh · 发表于 2024-4-19 17:38:04

jvxiao 发表于 2024-4-19 16:11
楼主请问最后怎么解决的呢？我现在导入cdl文件发现管子也都是乱的。

我后来找到了GPDK，有数字逻辑标准库，参考学习了下。

给你回复的信息没显示出来。。。可能贴了连接不显示

你论坛搜帖子 Cadence GPDK 就找到了

[求助] 哪位大哥有用于模拟设计的 standard cell 库？最好是smic018的。购买也可以呢。

站长推荐 /1