CIFF 2nd 4bit DT Delta Sigma

风也信子

   

喜马拉雅 发表于 2021-10-6 22:37
好的哥，我就直接拆解成用vcvs相加了，但幅度仍然是350mV~-350mV的sine wave，如上图所示，按照MATLAB， ...

vcvs也好，cap也好，不管哪种，是不是phase要一致呢，你用了phase1做input cap sampling，phase2做FF cap sampling，这已经跟模型出入了，不同的时序会有不一样的结果，若要追求完全一致时序要重点考虑
定性分析那里可能说的比较抽象，int2输出一定是带噪声正弦，为什么要认为它是很小的量化噪声呢，想想积分器的传函，越靠近DC增益越无穷，SDM LOOP能把量化噪声shaping多高，两级int就能把低频放多大，如果认可int1的输入带input成分，就要接受int2的输出有可观正弦成分，若是模型出来是很小量化噪声，那模型可能不够贴实哦
还可以自行推导一下每级的传函，定量来印证定性
ing2输出还受dither，quan step等影响，也要一致

喜马拉雅

   

风也信子 发表于 2021-10-7 08:06
vcvs也好，cap也好，不管哪种，是不是phase要一致呢，你用了phase1做input cap sampling，phase2做FF cap ...

好的老哥，受教了，我再检查一下这些部分

Prerrot

想问下电路里这个积分器是怎么搭的呀？

yuxue_zheng

小白表示暂时看不懂，先标记一下