|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
×
专注IC的猎头公司 长期运作几十家公司的软件 硬件职位 地点包括国内各一二线 微信“361261541”
以下是某知名design service 目前在天津组建团队 (项目很多 公司稳定 已经在上市辅导 上海,苏州,合肥,成都,天津均设点 )
招聘 soc设计 IP设计 soc验证 IP验证 模拟设计 (模拟职位需要能独立干活的) 各方向均可 年限要求硕士三年以上经验 本科5年以上 地点西青经济技术开发区
部分参考JD:
Analog IP,Senior Analog Design Engineer(3HC)
Shanghai
Suzhou
Hefei
1. Will work on the following analog IPs but not limit to: ADC/DAC, LDO/DCDC, POR, BOR, Band-gap, various amplifiers, PLL/DLL and high speed interface design
2. Be responsible for schematic capture, simulation, test plan, DK generation and bench verification/characterizations.
3. Escort and instruct layout designers to complete physical implementations
4. Ensure database integrity before any release.
5. Execute any project assignment in the timing manner.
6. Follow company’s quality standards during any project execution
1. At least 3 or more years of analog circuit design experience with MS in EE or Physics (more senior levels will also be considered)
2. Willing to work as an active team player with group’s goal in mind.
3. Familiar with SPICE simulations including Monte-Carlo analysis.
4. Strong knowledge in physical layout and component’s parasitic effects.
5. Knowledge with process and device physics is a plus.
6. Acceptable communication skill in written and spoken English.
Digital IP,Sr. IP Design Engineer
Shanghai
Suzhou
1.负责IP(DDR USB MIPI等)数字部分设计和验证;
2.负责进行RTL代码编写、仿真验证、综合、时序分析、可测性设计;
3.配合后端工程师完成布局布线;
4.负责芯片设计项目中数字前端设计开发工作,包括RTL设计、RTL验证、形式验证、RTL综合、时序验证等工作,实现芯片功能、性能要求;
5.熟练使用数字IC设计的EDA工具,包括仿真、综合、时序分析等;
6.指导设计测试方案,并协助对芯片样片进行测试评估;
7.负责相关技术文档编写。
1.熟悉数字IC设计流程,有5年以上工作经验者优先;
2.熟练Verilog代码编写,了解逻辑综合、静态时序分析、后端物理实现及形式验证等;
3.熟悉VCS、NC-Verilog、Vivado、DC、PT、Formality等EDA工具;
4.具有DDR、USB、MIPI等设计经验者优先;
5.具有流片经验者优先;
|
|