在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: 月半明时

[求助] IC设计电路后仿CALIBRE参数提取问题

[复制链接]
 楼主| 发表于 2021-9-16 17:15:52 | 显示全部楼层


月半明时 发表于 2021-9-16 17:11
是有这种错误,但是这个错误应该和B、T短接无关,而且B、T短接错误已经改掉,并且错误不是一个器件上的。 ...


image.png 阵列排列后也还是有这个错误。
发表于 2021-9-16 17:31:42 | 显示全部楼层


月半明时 发表于 2021-9-16 17:15
阵列排列后也还是有这个错误。


我的意思是应该检查一下版图Deep nwell的接法,勾选Arrayed只是防止calibreview反标出错哦
 楼主| 发表于 2021-10-12 16:39:45 | 显示全部楼层


lemon乐飞 发表于 2021-9-16 17:31
我的意思是应该检查一下版图Deep nwell的接法,勾选Arrayed只是防止calibreview反标出错哦
...


最后换了仿真方法,但是这个问题还是不知道为什么。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-10-18 13:24 , Processed in 0.017199 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表