CLK控制的MOS管在cadence里面应该怎么设置呢？

baygirl · 发表于 2021-9-12 11:32:22

您需要登录才可以下载或查看，没有账号？注册

x

这个MOS是由CLK控制的，但我现在想进行交流仿真的话，我的电路里面现在没有CLK，我应该怎么设置这个MOS的栅电压呢？CLK的0-1变化有对应模拟电压的0-X吗？我感觉这样理解不对欸

wmchpu · 发表于 2021-9-12 11:53:44

假设是3.3V的管子，CLK接Vpusle，Vpusle高电平设3.3V，低电平设0V

baygirl · 发表于 2021-9-12 15:05:42

wmchpu 发表于 2021-9-12 11:53
假设是3.3V的管子，CLK接Vpusle，Vpusle高电平设3.3V，低电平设0V

谢谢谢谢

[求助] CLK控制的MOS管在cadence里面应该怎么设置呢？