在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1383|回复: 8

[资料] Introduction to Logic Circuits & Logic Design with Verilog

[复制链接]
发表于 2021-9-4 16:17:11 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
限于附件格式要求,更改了压缩文件后缀。下载后将32M的文件后缀改为.zip.001;另一个改为去掉verilog后的002,将后缀改为.zip.002,然后解压。
微信图片_20210904160726.png

Introduction to Logic Circuits Logic Design with Verilog.zip

32 MB, 下载次数: 94 , 下载积分: 资产 -9 信元, 下载支出 9 信元

Introduction to Logic Circuits Logic Design with Verilog002.zip

3.6 MB, 下载次数: 80 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2021-9-4 20:56:42 | 显示全部楼层
Thanks for the share
发表于 2021-9-4 21:37:37 | 显示全部楼层
thanks
发表于 2021-9-6 01:57:14 | 显示全部楼层
Introduction to Logic Circuits Logic Design with Verilog.zip  32 MB, 下载次数: 33 , 下载积分: 资产 -9 信元, 下载支出 9 信元   Introduction to Logic Circuits Logic Design with Verilog002.zip  3.6 MB, 下载次数: 22 , 下载积分: 资产 -2 信元, 下载支出 2 信元
发表于 2021-9-6 02:05:19 | 显示全部楼层
Introduction to Logic Circuits Logic Design with Verilog.zip  32 MB, 下载次数: 32 , 下载积分: 资产 -9 信元, 下载支出 9 信元   Introduction to Logic Circuits Logic Design with Verilog002.zip  3.6 MB, 下载次数: 21 , 下载积分: 资产 -2 信元, 下载支出 2 信元
发表于 2021-9-6 09:42:51 | 显示全部楼层
怎么解压?总说数据破坏。
 楼主| 发表于 2021-9-6 10:54:29 | 显示全部楼层


mylcx_xwf 发表于 2021-9-6 09:42
怎么解压?总说数据破坏。


把两个文件改完后缀后,一起解压
发表于 2022-1-2 07:42:44 | 显示全部楼层
Thanks
发表于 2022-3-7 18:45:10 | 显示全部楼层
谢谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 15:01 , Processed in 0.029962 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表