关于7段数码管显示功能 实现的困惑

come_on_sn

想要实现这样的功能：

4个7段数码管，循环显示0-9，A-F16个字符（类似流水灯那种）

大家有什么思路吗？有点迷茫

zsftm

对于每个数码管，在每次刷新使能时，在一个case里找下一个码啊

innovation

你这是在校学生的节奏？

come_on_sn

   

innovation 发表于 2021-8-31 13:25
你这是在校学生的节奏？

哦哦

innovation

   

come_on_sn 发表于 2021-8-31 15:59
哦哦

嗯，这个设计可以考查以下知识点：
1. 循环显示，因为是人机接口，所以要人能看的话，你需要设计一个分频器对系统时钟分频，用于控制显示数字改变的周期，比如说1秒钟变化一次，而这个地方在学校里面容易交成分频器输出分频时钟，甚至延伸出奇数/偶数分频，占空比是不是50%的内容，而我建议你这一步的分频器输出单周期脉冲信号，这个信号作为后续逻辑的时钟使能信号，请一定注意，在FPGA里，触发器的时钟信号需要专门管理的，不是你想用就用的
2. 需要循环显示从0 ~ F（即16进制数），你可以设计一个4位的计数器，此计数器由上一步的分频时钟控制（记住，是控制计数器的触发器的时钟使能），这样，这个计数器每秒钟加一，计满后自动回到0开始，如此循环，这个过程是不用控制的，因为计数器位数设计的是4位，当计到15时，再加1，就变成0了
3. 上一步的计数器的值（4bit的二进制数）到七段数码管驱动信号的设计，考查的是译码器，这对FPGA来说，最擅长，FPGA是基于LUT设计的，干这个译码的事儿非常擅长，就是楼上说的，case.....

重点：对于读书阶段，不建议你在论坛里面这样请教问题，你问的问题很基础，坛友些不一定愿意回答，而且论坛交流的信息量很少、很零散，信息及时性差，信息体系性几乎没有，所以，还是建议你直接请教你的老师，而且不要嫌老师一个问题讲很多，肯展开讲问题的老师，你要珍惜，可遇不可求。求学阶段基础知识最重要的是成体系化的去学习并掌握。

smarthb

7段数码管，分共阴极和共阳极，原理都是一样的
每个数字和字母都有固定的码字，按ls说的，弄一个秒级的计数器，0~9，A~F，你列一个循环表，然后每秒显示四个到数码管就可以了。