设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › systemverilog资料

发新帖

查看: 1589|回复: 3

[资料] systemverilog资料

发表于 2021-8-25 10:58:31 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

目前自己正在看的systemverilog资料，需要的请自取

SystemVerilog for Design(2nd edition).pdf (2.9 MB, 下载次数: 11 )

SystemVerilog for Verification(最新版).pdf (10.01 MB, 下载次数: 23 )

SystemVerilog验证--测试平台编写指南.pdf (25.11 MB, 下载次数: 12 )

system_verilog测试平台编写指南代码.7z (24.87 KB, 下载次数: 7 )

回复

发表于 2021-8-25 12:09:43 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2021-8-25 20:44:48 | 显示全部楼层

kankan

回复支持反对

发表于 2021-10-20 13:19:53 | 显示全部楼层

谢谢分享！！！！！！

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-22 06:28 , Processed in 0.019934 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表