拼版图时，在边角处的sealring需要切一个角吗？

326098324 · 发表于 2021-8-18 13:09:41

TSMC提供的sealring GDS模板四个边角处都不是空白的请问与其他芯片拼总体版图时，在边角处的sealring需要切除一个角吗？需要切的话如何切？因为如果需要切的话，我的DRC会报很多sealring的错误。

isaachdy · 发表于 2021-8-18 14:50:10

TSMC提供的Sealring都是不切的但是其他的FAB好多也切了45度角
TSMC还要求Sealring Floating呢你们是否执行了？
DR都是一些保守的东西难道所有LUP rules都符合了？
Sealring这里无非因为切斜角引入 VIA CONT的错误而已

MrHlayout · 发表于 2021-8-18 15:02:18

上图来看看

pph_cq · 发表于 2021-8-23 14:18:09

看到有的厂家design rule，大芯片需要切角，而小的不用
另外想知道ESD path是否可以借用seal ring的metal.

326098324 · 发表于 2021-8-23 14:37:10

isaachdy 发表于 2021-8-18 14:50
TSMC提供的Sealring都是不切的但是其他的FAB好多也切了45度角
TSMC还要求Sealring Floating呢你们是否 ...

1.是的我看TSMC提供的guardring边角处并没有拐弯切除guardring一个角的话就会有很多通孔之类的错误我觉得是不是可以在拼总体芯片版图时边角处的guardring不需要切？因为那样也不会报什么DRC的错误。2.sealring我是悬空的也没有接地感觉也没有要接地
3.sealring的边角处要是不切除的话就没有DRC的错误

yfanny1980 · 发表于 2021-8-23 15:03:09

pph_cq 发表于 2021-8-23 14:18
看到有的厂家design rule，大芯片需要切角，而小的不用
另外想知道ESD path是否可以借用seal ring的metal. ...

“ESD path是否可以借用seal ring的metal. ”想表达的是什么？

pph_cq · 发表于 2021-8-23 15:49:02

本帖最后由 pph_cq 于 2021-8-23 15:53 编辑

yfanny1980 发表于 2021-8-23 15:03
“ESD path是否可以借用seal ring的metal. ”想表达的是什么？

ESD的地线如果借用sealring不是可以省面积吗，但是很多design rule里seal ring和内部的metal是不能接在一起的，还要有个不小的间距，这是为什么？实际上我们做的项目都是借用了seal ring的metal.

isaachdy · 发表于 2021-8-26 08:56:07

326098324 发表于 2021-8-23 14:37
1.是的我看TSMC提供的guardring边角处并没有拐弯切除guardring一个角的话就会有很多通孔之类的错误我 ...

FAB不接电位的原因是怕切芯片的时候边崩掉。用底层金属接一下还OK，45度角VIA错误还OK，我们都Waive的。
这个东西，没有人会给确定的答案的，大家都不想担风险。

[求助] 拼版图时，在边角处的sealring需要切一个角吗？

站长推荐 /2