请问ahdlib库里的verloga模型，怎么提Hspice网表？

wuhanhan8 · 发表于 2021-8-4 16:29:41

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

本帖最后由 wuhanhan8 于 2021-8-4 17:13 编辑

大家好，我目前用到ahdlib中的一些元件，比如理想的8bit dac，加在电路中后无法提出Hspice网表，请问改如何解决呢？谢谢！

tStone · 发表于 2021-8-4 17:15:36

本帖最后由 tStone 于 2021-8-4 17:18 编辑

cds.lib文件中要添加这条：
SOFTINCLUDE /xxx/share/cdssetup/cds.lib

xxx是你软件的路径。
提网表的时候会自动include库里面的东西，但是我用的是spectre，spice应该同理。

wuhanhan8 · 发表于 2021-8-5 08:59:26

tStone 发表于 2021-8-4 17:15
cds.lib文件中要添加这条：
SOFTINCLUDE /xxx/share/cdssetup/cds.lib

好的，我试试，感谢

wuhanhan8 · 发表于 2021-8-5 15:38:14

tStone 发表于 2021-8-4 17:15
cds.lib文件中要添加这条：
SOFTINCLUDE /xxx/share/cdssetup/cds.lib

你好！在cds.lib添加了，目前还是提不出来，如下图：

不知是何原因。。。

tStone · 发表于 2021-8-5 16:38:12

本帖最后由 tStone 于 2021-8-5 16:44 编辑

wuhanhan8 发表于 2021-8-5 15:38
你好！在cds.lib添加了，目前还是提不出来，如下图：

不知是何原因。。。

那应该是这个库不支持Hspice仿真，你去analogLib的库下面看很多器件比如vdc/vpulse等他们都会同时包含很多view，其中就有spectre和hspiceD这两个，而ahdlLib这个库中则只有symbol和veriloga这两个。

至于更具体的原因我也不是特别清楚。
另外帮你找了部分可能的原因：
用HSPICE跑verilogA代码 - 第2页 - Analog/RF IC 设计讨论 - EETOP 创芯网论坛 (原名：电子顶级开发网) -

怎么把veriloga载入HspiceD中仿真 - Analog/RF IC 资料共享 - EETOP 创芯网论坛 (原名：电子顶级开发网) -

wuhanhan8 · 发表于 2021-8-6 14:44:34

tStone 发表于 2021-8-5 16:38
那应该是这个库不支持Hspice仿真，你去analogLib的库下面看很多器件比如vdc/vpulse等他们都会同时包含很多 ...

感谢！我再研究研究

zm19870610 · 发表于 2023-7-15 10:06:50

要在ADE 界面environment 里面加上veriloga

账号		自动登录	找回密码
密码			注册

[求助] 请问ahdlib库里的verloga模型，怎么提Hspice网表？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块

站长推荐 /1