在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 南极熊123

[求助] 跑lvs时出现nothing in layout 错误

[复制链接]
发表于 2022-7-26 18:39:59 | 显示全部楼层
BCD工艺的器件需要ISO环才能跑LVS,器件默认的环不要关掉,即使关掉也要整体再添加。
发表于 2022-7-27 09:32:05 | 显示全部楼层
LAYOUT PATH         "/local/user/inv.gds"
LAYOUT PRIMARY    "inv"
检查这两个宣告对吗?
发表于 2022-8-1 14:20:35 | 显示全部楼层
你这个tap画反了,把你vss vdd的tap颠倒过来,pmos用ntap, nmos用ptap。就好了。
发表于 2022-8-10 10:50:43 | 显示全部楼层
33楼正解

发表于 2023-4-24 16:30:48 | 显示全部楼层
你好,我这边出现这种问题,可以帮忙分析一下吗
发表于 2023-7-13 09:42:03 来自手机 | 显示全部楼层
24楼正解,解决了
发表于 2023-9-12 14:42:53 | 显示全部楼层
用错lvs文件了
发表于 2023-10-23 14:26:33 | 显示全部楼层
已解决,本人是因为跑polas仿真需要多一层识别层,lvs验证的时候删掉就可以了, 你们大多应该都是识别层或者标签的问题导致的
发表于 2024-8-7 16:52:48 | 显示全部楼层
是命名问题吗
发表于 2024-8-9 17:43:37 | 显示全部楼层
LVS文件没用对?如果你的版图设计没问题,那还识别不出来感觉你的LVS 的RULE 文件没用对
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-29 20:28 , Processed in 0.021088 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表