跑lvs时出现nothing in layout 错误

juniper14211 · 发表于 2021-7-30 07:04:40

if you don't know which file to look for... show me the files inside the run directory... I can point it out to you

Even. · 发表于 2021-7-30 14:12:36

vdd and gnd

hydroa · 发表于 2021-7-31 22:16:15

学习了

hydroa · 发表于 2021-7-31 22:19:18

这次才行，谢谢了。

封心锁爱 · 发表于 2021-8-2 07:36:45

本帖最后由封心锁爱于 2021-8-2 07:42 编辑

首先肯定是少了关键识别器件的层次，例如nell,hv这些（对比一下工艺库里的相关器件看看）

啊鲁巴 · 发表于 2021-8-2 09:05:35

很明显你VDD GND 的注入层和旁边的管子是一样的，这肯定错了，P管接VDD，VDD sub上应该是N+，N管接GND,GND sub上应该是P+。

billgolden · 发表于 2021-8-4 10:21:25

你可以导出这个cell的gds看log文件信息，然后再把这个gds导入到库，看是否正常。正常的话，用lvs runset文件直接跑这个gds,看能否过。

MrHlayout · 发表于 2021-8-4 10:51:00

在calibre lvs 窗口中点击inputs 选项，在layout中勾选上Export from layout viewer 你这个应该是没有把layout抽出来

silicon · 发表于 2021-8-4 11:00:02

问题解决了吗？
没解决的话，如果版图没问题，看一下是不是把top cell设置成box了；如果也不是这个原因的话，就把lvs report/*.sp的内容也贴出来帮助查看原因，现在信息太少了看不出来。

南极熊123 · 发表于 2021-8-4 13:39:25

谢谢大家，问题已经解决啦~可能是复制工艺库的时候出现了一点问题，把工艺库的位置改了一下就可以了...cadence太玄学了

[求助] 跑lvs时出现nothing in layout 错误