设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout讨论区 › 跑lvs时出现nothing in layout 错误
12345下一页
返回列表 发新帖
查看: 22973|回复: 40

[求助] 跑lvs时出现nothing in layout 错误

[复制链接]
发表于 2021-7-29 10:14:59 | 显示全部楼层 |阅读模式
悬赏300资产未解决
版图初学者，用的CSMC的BCD工艺库，在画layout的时候，跑DRC没有问题，但是在跑LVS的时候失败了，原因是nothing in layout 和 corresponding cells could not be identified,由于只是画的一个简单的反相器熟悉工艺，所以电路连接方面不会有什么问题，label层打的也没有问题，和旁边跑成功的同学的版图画的都一样，但就是跑不成功重启virtuoso检查了一下，也不是掉库的问题...

来求助一下各位大神，请问遇到这种情况如何解决呢？
回复

使用道具 举报

 楼主| 发表于 2021-7-29 10:16:06 | 显示全部楼层
@R0_21HH{BMUWS360ZK86C7.png
D5(2R1QHRECTRS0}0P11GI1.png
EETOP创芯人才网职位发布入口
回复

使用道具 举报

发表于 2021-7-29 10:24:02 | 显示全部楼层
看看input选项，实在不行就手动导gds
回复

使用道具 举报

 楼主| 发表于 2021-7-29 10:37:21 | 显示全部楼层


   
825555056 发表于 2021-7-29 10:24
看看input选项，实在不行就手动导gds


input里的各种路径也和同学一样...
手动导gds这种高端操作有点难度...我试下吧
回复

使用道具 举报

发表于 2021-7-29 10:56:44 | 显示全部楼层
可能是管子的识别层不对，可以打开pdk库看一下你自己画的管子有没有少层
EETOP创芯人才网简历投递入口
回复

使用道具 举报

发表于 2021-7-29 13:09:04 | 显示全部楼层
缺少  nwell ring +nbl吧？
EETOP创芯人才网职位发布入口
回复

使用道具 举报

发表于 2021-7-29 13:22:14 | 显示全部楼层
感觉注入反了，VDD,GND
EETOP创芯人才网简历投递入口
回复

使用道具 举报

发表于 2021-7-29 14:18:29 | 显示全部楼层
直接调用工艺库中相应器件的Layout。你的电源和地的注入似乎有问题。确认Layout库的tf和工艺库一致。确认各层次的gds number和LVS文件中一致。
EETOP创芯人才网职位发布入口
回复

使用道具 举报

发表于 2021-7-29 21:08:28 | 显示全部楼层
LVS中，勾选导出GDS和从原理图导出电路。再确认下LVS规则文件没有问题
EETOP创芯人才网简历投递入口
回复

使用道具 举报

发表于 2021-7-30 07:03:01 | 显示全部楼层
go to your run directory to see rule file and log file... you will know what cell is the primary cell... you will find the answer.
回复

使用道具 举报

下一页 »
12345下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-12 07:56 , Processed in 0.017047 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表