在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1302|回复: 4

[讨论] 在后端额义io port的width和depth

[复制链接]
发表于 2021-7-20 16:43:27 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问,在后端额义io port的width和depth的依据是什么?举个例子,比如水平的M4,定义应该依据什么?

发表于 2021-7-21 10:47:36 | 显示全部楼层
width一般就用金属层的最小线宽,depth = area_min/width_min;就好
发表于 2021-7-21 10:49:18 | 显示全部楼层
或者用工具自动摆放一下io_pin,再导出*.io文件作为参考
 楼主| 发表于 2021-7-21 16:08:57 | 显示全部楼层


lzqxiang 发表于 2021-7-21 10:49
或者用工具自动摆放一下io_pin,再导出*.io文件作为参考


想请教下,top在做pin assign时,定义哪些pin用哪些层时,一般会选择哪几层,比如1p12m,这个有什么依据吗?还是比较随意的选择?
发表于 2021-7-21 17:39:46 | 显示全部楼层


xingyun666666 发表于 2021-7-21 16:08
想请教下,top在做pin assign时,定义哪些pin用哪些层时,一般会选择哪几层,比如1p12m,这个有什么依据 ...


我做IP,所以不是很清楚
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-15 01:46 , Processed in 0.020765 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表