DC中的环境约束问题

xxy199763

本人是第一次流片，也是第一次做后端，所以每个步骤都比较小心，怕流片失败，最近在做DC时候环境约束遇到了点问题，请问一下各位
首先环境约束是有 set_operaring_conditions、set_load、set_wire_load、set_drive 这些步骤吧，分别是PVT、负载、线载、驱动。
问题1：PVT是用的标准单元库的文件，如图1（PVT设置），因为我在做的时候MIN\MAX选项里是同一个文件，和网上一些教程有区别，所以不太确定。想问一下我用的文件是否正确（是否是使用标准单元库文件）？
问题2：标准单元库里没有wire_load的约束,如图2，另两个是Memory的硬宏，想问这里怎么设置，还是保持none即可？
问题3：drive和load的参数设置多少比较合适？
目前drive中只约束了clk，rst为最高强度驱动0
       load中所有output设置为0.005
问题4：驱动强度设置这里，右边这么多，应该选那个啊？图3

wlmwxm

1、从你贴的图来看工艺应该在40nm以上，DC综合用MAX库就可以，你min/maX 选同一个TT库综合时序要求不高的话也行。
2、wire load model 可以通过DC 报一下有哪些，选一个适合你设计的
3、set_drive 命令很少用了，set_driver_cell 用的多些； set_doad 值需要你评估输出驱动多长的线及下一级器件负载之和来设置一个比实际环境稍微恶劣的值

lzqxiang

问题1. max要选ss下延时最大的库，min要选择ff下延时最小的库。建议用cmd界面

xxy199763

wlmwxm 发表于 2021-8-4 10:23
1、从你贴的图来看工艺应该在40nm以上，DC综合用MAX库就可以，你min/maX 选同一个TT库综合时序要求不高的话 ...

工艺库里没有wire load模型，最后生成的面积报告里只有cell的面积，这个面积可否能到做最终面积的估算？

wlmwxm

lib 库文件里没有wire_load model，这有些奇怪，没碰到过这种库；
根据综合生成的面积，可以估算PR面积，但跟实际pr 结果是有差别的

xxy199763

wlmwxm 发表于 2021-8-9 09:26
lib 库文件里没有wire_load model，这有些奇怪，没碰到过这种库；
根据综合生成的面积，可以估算PR面积，但 ...

明白了，感谢回复。