在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: jcxwzy

[求助] 咨询一下LDO中PMOS的选择

[复制链接]
 楼主| 发表于 2021-7-20 08:48:27 | 显示全部楼层


williamy 发表于 2021-7-19 16:01
导通电流能力,gate端寄生电容。如果是片外应用, 还要考虑ESD


你好,导通电流能力就是指PMOS的驱动能力吧;

gate端寄生电容会对输出结果有啥影响的?
 楼主| 发表于 2021-7-20 08:49:37 | 显示全部楼层


hieli 发表于 2021-7-20 08:27
当然是你的目标,根据要求最高时阻抗电流电压和l算出最小w,尺寸就定下来了
...


你好,输出阻抗和驱动能力是不是相同的意思?
发表于 2021-7-22 10:31:11 | 显示全部楼层
输出阻抗和驱动能不是一个意思,输出阻抗是小信号概念,而驱动能力决定了能输出多少的电流。gate端电容一般对环路稳定性会有影响
 楼主| 发表于 2021-7-22 10:52:36 | 显示全部楼层


williamy 发表于 2021-7-22 10:31
输出阻抗和驱动能不是一个意思,输出阻抗是小信号概念,而驱动能力决定了能输出多少的电流。gate端电容一般 ...


你好,输出阻抗是指OPA的输出阻抗不?

gate端电容一般都是fF级的,是担心它形成极点?
发表于 2021-7-27 14:24:30 | 显示全部楼层
是的
 楼主| 发表于 2021-7-27 14:46:26 | 显示全部楼层


好的,明白;
发表于 2021-7-27 15:00:09 | 显示全部楼层
注意压降的幅度、输出电压和最大最小输出电流,长宽比直接决定了这些因素
 楼主| 发表于 2021-7-28 08:56:18 | 显示全部楼层


PhantomMax 发表于 2021-7-27 15:00
注意压降的幅度、输出电压和最大最小输出电流,长宽比直接决定了这些因素 ...


好的,明白了;
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-26 02:38 , Processed in 0.019761 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表