在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1761|回复: 1

[统计] 比较Altera与Xilinx的同一项目占用FPGA资源

[复制链接]
发表于 2021-7-13 21:52:17 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
一时心血来潮,使用CortexM0-DesignStart,分别移植到Altera的Cyclone IV CE115和Xilinx的Kintex7-420T上,均使用32Kx32Byte的两块Memory,16个GPIO、一个UART、SED调试、一个PLL。前者工具Quartus 10.0,后者工具Vivado 2018.2,下两图是两种FPGA最终资源:


Altera Cyclone4CE115

Altera Cyclone4CE115


Xilinx Kintex7-420T

Xilinx Kintex7-420T


Altera Cyclone4CE115,提示:一共使用LE为8629个,其中组合逻辑使用8339个,时序逻辑使用2885个,使用memory为1,048,576bits,使用IO共22个,使用1个PLL。
Xilinx Kintex7-420T,提示:使用LUT为5826个(等价组合逻辑);使用FF为2724个(等价时序逻辑),使用BRAM为32个(每个BRAM为36Kbits),使用IO共22个,使用1个MMCM。



发表于 2021-8-22 15:57:10 | 显示全部楼层
great
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-27 20:38 , Processed in 0.019705 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表