全差分折叠Cascode运放 GBW过小

caoyujieIC · 发表于 2021-7-13 11:22:10

liangyl 发表于 2021-7-8 15:43
我觉得也是这个问题，但是如果想外推非主极点，就需要降低Cascode N管的L。然后增益就会降低，就离需要的 ...

不清楚你的L选的原则是什么，你想要高增益，为什么pmos的电流源length要选最小尺寸，噪声，match都不会好。
你还想要高带宽，那cascode的length又选的特别大，很矛盾。

xizh · 发表于 2021-7-13 11:45:04

负载电容是多大？有没有考虑MOS管寄生电容的影响。

liangyl · 发表于 2021-7-13 15:48:35

xizh 发表于 2021-7-13 11:45
负载电容是多大？有没有考虑MOS管寄生电容的影响。

负载有1p。考虑了寄生

liangyl · 发表于 2021-7-13 15:50:17

caoyujieIC 发表于 2021-7-13 11:22
不清楚你的L选的原则是什么，你想要高增益，为什么pmos的电流源length要选最小尺寸，噪声，match都不会好 ...

pmos的电流源length没有选最小尺寸。至于Cascode，L大是为了保证增益。如果减小L，GBW会有所增大，但增益又下去了。

caoyujieIC · 发表于 2021-7-13 16:27:38

liangyl 发表于 2021-7-13 15:50
pmos的电流源length没有选最小尺寸。至于Cascode，L大是为了保证增益。如果减小L，GBW会有所增大，但增益 ...

PM3 PM5不是最小尺寸吗？增大他们length有利于增益的吧，cascode这种对噪声，mismatch贡献不大的，length我是不会取太大的。

liangyl · 发表于 2021-7-13 16:30:03

caoyujieIC 发表于 2021-7-13 16:27
PM3 PM5不是最小尺寸吗？增大他们length有利于增益的吧，cascode这种对噪声，mismatch贡献不大的，length ...

PM3和PM5不是最小尺寸，ro已经很大了。增益主要由Cascode N管来决定了。增大上方P管L 对增益改善不大。

knightrideric01 · 发表于 2021-7-19 16:38:32

实际上两个原因，gm和c。能看到靠近Ft=0时，第二个极点出现了，下降速率越快了，想法把他推远了吧。
另外GBW上不去，gm/2pic就是小，即gm小。仿真图上开环增益才60+dB，估计你的gm不够，有可能算错了，或者c过小的估计了，增加gm吧。

lynker · 发表于 2021-7-19 16:57:01

折叠处用gainboost，N管L就可以小下来了，增益也不会丢

夜冷了 · 发表于 2021-7-21 00:31:44

输入对管不要用那么大的L，如果输入共模可以接受，试着在输入对管下面加一层cascode 器件，屏蔽输入电容，把次极点推向高频；
另外，高速设计不要使用大L，2Lmin基本够了。

潘包子铺 · 发表于 2021-7-21 14:08:36

lynker 发表于 2021-7-19 16:57
折叠处用gainboost，N管L就可以小下来了，增益也不会丢

小弟想请教下，gainboost是什么样的结构？我只知道DC-DC里的boost结构，还请指点下谢谢.。

[原创] 全差分折叠Cascode运放 GBW过小