sigma-delta ADC疑惑

HGL

最近通过understanding delta-sigma看这本书学习 SD ADC，有一些疑惑麻烦大佬帮忙解答一下
1.环路有很多结构，那些系数该怎么选取呢？
2.输入幅度和频率有什么限制呢，我看书上说这些都会导致输出饱和，只能通过仿真确定输入幅度吗？通常设计者中怎么确定的呢？
3.NTF也写了有限制，但是感觉写的不清楚，最后这个NTF是怎么确定的呢？
4.有没有一个SD ADC的设计流程呢，感觉看了书到实际设计有点懵

hehuachangkai

增益都设计成0.95就不会饱和了

方块forever

其实我也有相同的疑问。如果看paper的话，很多人也只是设计了一个SD ADC，但是没有说为什么选择这个结构和这个系数。如果自己设计的话，我想可以先用那个simulink的toolbox根据指标（OSR，阶数，量化器位数）确定下来结构和系数吧，然后设计电路就可以了。至于输入范围的要求我倒是感觉这是系统指标决定的，看你的ADC用在哪里，它的输入要求多大的范围，再决定这个输入范围的大小是不是一个重要的考虑因素。

quantus

从项目需求分解到确定单个电路子模块的设计指标, 我想大部分讲SDM本身的论文和书(99%)都是不会涉及的. 因为一般的论文主要还是讲如何针对现有技术的不足取做改进.

当然这些也是写八股论文的套路. 真正要搞明白这些问题,  就不能只看电路方面的文章, 而要看些讲一个包含了SD ADC的大系统是如何搭建的文章. 比如nature electronics, pnas, apl之类非电路的期刊.


回到SD ADC的设计这个问题. 以我个人粗浅的经验来看, 具体的设计指标的分解大概都是根据输入信号的频率范围, 分辨率, OSR, 面积和功耗来确定的. 然后这里面又有一些需要权衡的地方.比如: 为了模拟部分简单一些, 可以做单环低阶高osr的sdm. 不过这么弄了以后数字部分的面积和功耗就大了. 另外对AAF的要求也低一些. 相反如果osr不能太高, 那么只能在环路的复杂度上下功夫, 这时候如果还还是用单环的结构, 那么阶数可能就要很高了, 这时就会有稳定性的问题. 同理, 单bit量化器简单粗暴但是效果不好, 多bit的量化器效果好, 但是需要做dwa. 另外, 不能光看ntf, 还要看stf, 尤其是用在通信上ct结构的sdm, 不同的结构的stf会对性能造成很大的影响, 毕竟stf不是真正的全通滤波器. 另外前馈和反馈也有需要考虑的地方. 一般来说好的设计都是简单直接的, 没那么多花头的.


面对这么多的取舍点, 我觉得大部分人都是会选择困难的. 所以我个人觉得一个比较笨但是保险的办法是用simulink多搭几个模型做下比较.

方块forever

quantus 发表于 2021-7-5 23:51
从项目需求分解到确定单个电路子模块的设计指标, 我想大部分讲SDM本身的论文和书(99%)都是不会涉及的. 因为 ...

十分赞同！

quantus

方块forever 发表于 2021-7-6 01:14
十分赞同！

谢谢, 一点浅见!

HGL

quantus 发表于 2021-7-5 23:51
从项目需求分解到确定单个电路子模块的设计指标, 我想大部分讲SDM本身的论文和书(99%)都是不会涉及的. 因为 ...

感谢！

HGL

方块forever 发表于 2021-7-5 20:20
其实我也有相同的疑问。如果看paper的话，很多人也只是设计了一个SD ADC，但是没有说为什么选择这个结构和 ...

paper就是没有讲清楚的，唉！

HGL

hehuachangkai 发表于 2021-7-5 19:11
增益都设计成0.95就不会饱和了

这个增益是指STF的增益吗？

zhangm1111

学习了谢谢