设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 综合与时序分析的设计约束
12下一页
返回列表 发新帖
查看: 4356|回复: 10

[资料] 综合与时序分析的设计约束

[复制链接]
建成见成
发表于 2021-6-25 12:07:41 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
讲述电路综合以及静态时序分析的有关内容

综合与时序分析的设计约束 .zip

28.86 MB, 下载次数: 169 , 下载积分: 资产 -9 信元, 下载支出 9 信元
回复

举报

dcircuit
发表于 2021-6-26 19:46:36 | 显示全部楼层
kankan
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

cindytna
发表于 2021-6-28 15:31:43 | 显示全部楼层
下载看看
回复 支持 反对

举报

durbin
发表于 2021-7-13 13:19:20 | 显示全部楼层
good reference!
回复 支持 反对

举报

lans0625
发表于 2021-7-13 19:03:17 | 显示全部楼层
是什么东西，书吗
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

cool168
发表于 2021-7-14 11:12:55 | 显示全部楼层
多谢分享资料，下载来学习一下。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

陆琦
发表于 2021-7-15 16:31:16 | 显示全部楼层
多谢分享！
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

txwm8905
发表于 2022-1-10 14:15:56 来自手机 | 显示全部楼层
多谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

yehf3
发表于 2022-3-21 15:31:06 | 显示全部楼层
谢谢
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

im.leo
发表于 2022-3-23 12:12:13 | 显示全部楼层
多谢分享 多谢分享 多谢分享
回复 支持 反对

举报

下一页 »
12下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-27 03:51 , Processed in 0.020453 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表