关于后端中的DFT test point

xingyun666666 · 发表于 2021-6-21 15:12:01

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

请教，有些block的DFT coverage很低，只能插test point来增加测试覆盖率？原理是什么？和wrapper的关系是？wrapper是什么？

jake · 发表于 2021-6-22 11:49:17

如果block的test coverage低，首先查设计是否有缺陷，是否RTL里漏掉了某个时钟的scan mux，或是漏掉了某个reset的scan mux。类似的RTL缺陷属于DFT DRC error，查一下综合的DFT DRC report。
提高test coverage的常用技巧是把registered outputs环回(loop back）到输入，并跟输入mux一下。这样在scan mode/atpg mode下，原先不可控的输入也变得可控了。为了RTL的可读性，通常scan loop back mux， scan tieoff都放在一个wrapper里。例如，主设计是adc_dig，可以在adc_dig外面加一层adc_dig_wrapper，在这个adc_dig_wrapper里加上scan loop back mux， scan tieoff。
这些技巧都用了，test coverage还是低于要求，可能是设计中的flop数量不够，就只能加flop了。
以前写过一篇小文章，也许可供参考。
http://blog.eetop.cn/blog-1592-6946129.html

andywang3791 · 发表于 2021-7-5 20:31:46

jake 发表于 2021-6-22 11:49
如果block的test coverage低，首先查设计是否有缺陷，是否RTL里漏掉了某个时钟的scan mux，或是漏掉了某个r ...

jake，请问register output loopback是指对于analog->digital的信号用digital->analog的registet output做个scanmode的mux吗

jake · 发表于 2021-7-5 20:59:47

andywang3791 发表于 2021-7-5 06:31
jake，请问register output loopback是指对于analog->digital的信号用digital->analog的registet output ...

是的，这是经典方法。
analog->digital是不可控digital input，对test coverage影响很大。加上loop back，可提高test coverage。
可以取任何registered digital output作为loopback。

andywang3791 · 发表于 2021-7-5 21:32:06

jake 发表于 2021-7-5 20:59
是的，这是经典方法。
analog->digital是不可控digital input，对test coverage影响很大。加上loop back ...

一个registered digital output对应一个loopback mux，还是可以一对多呢？是否可以用scan_in的数据和ana->dig的signal做mux呢

jake · 发表于 2021-7-5 22:40:34

andywang3791 发表于 2021-7-5 07:32
一个registered digital output对应一个loopback mux，还是可以一对多呢？是否可以用scan_in的数据和ana- ...

一对多是完全可以的。
scan_in可控，理论上完全可以和不可控的analog->dig信号mux，实际设计中没有见到过，值得一试。

andywang3791 · 发表于 2021-7-6 10:28:01

jake 发表于 2021-7-5 22:40
一对多是完全可以的。
scan_in可控，理论上完全可以和不可控的analog->dig信号mux，实际设计中没有见到过 ...

Jake，那对于dig->analog signal是需要加observed points吗

jake · 发表于 2021-7-6 11:50:57

andywang3791 发表于 2021-7-5 20:28
Jake，那对于dig->analog signal是需要加observed points吗

dig->analog信号如果已经是是DFF输出就不用加了。
如果是组合逻辑输出，加个observation point可能好一些。
dig->analog信号最关键的是scan mode下的是否要tie off成0。这个一定要理解各个dig->analog信号的用处，理解analog部分对scan mode的影响。

andywang3791 · 发表于 2021-7-6 13:44:36

jake 发表于 2021-7-6 11:50
dig->analog信号如果已经是是DFF输出就不用加了。
如果是组合逻辑输出，加个observation point可能好一些 ...

Jake，多谢，tie0是考虑不让模拟toggle，出于功耗考虑吧

losenobody · 发表于 2023-7-4 17:18:37

andywang3791 发表于 2021-7-6 13:44
Jake，多谢，tie0是考虑不让模拟toggle，出于功耗考虑吧

不是，主要是为了防止某些ANALOG的信号变为1导致ATPG不能正常进行。比如某些PAD的输出被关闭或delay等等。。。

[讨论] 关于后端中的DFT test point

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2