为什么用环振的pll，低通滤波器用可变电阻

海马懒人

刚开始学习环振的pll，有几个问题请教大家
1 为什么用环振的pll，低通滤波器用可变电阻（我看的几个环振pll都是这样，个人觉得是为了在调整带宽获得更好的相噪）
2 环振的延时单元如图所示， 据我所知这种结构可以增加调谐范围，提高信号切换速度，降低相噪。我想看看各位大佬有没有具体的分析和结论，或者有分析的论文也行，本人不胜感激
3 仿真了一个pll，反馈信号和参考信号同频了，但一直存在一个固定的相位差，导致up信号在时钟周期内一直会打开一段，10ns左右（死区0.6n），环路失锁了。下面是cp，lpf，vco的电路，我的这个电路比较绕，一直没分析明白，具体细节可以问我，如果有看到类似的结构特别是lpf的，给我分享一下，不胜感激。

海马懒人

问题已经解决，在这里给大家分享一下。第一个问题，这个pll用的是自偏置的结构，阻尼因子为定值，环路带宽和参考频率之比为定值，可变电阻是为配合这个结构设计的，具体的去知网搜索自偏置锁相环就知道了。第二个问题还在研究。第三个失锁的问题，因为lpf的mos电容存在漏电，所以up要周期性打开，充电。

qluo14

你是在说环形振荡？听不懂，这里跟环形振荡没半毛钱关系吧

海马懒人

qluo14 发表于 2021-6-7 13:32
你是在说环形振荡？听不懂，这里跟环形振荡没半毛钱关系吧

用环振的pll啊，第一个问题是和环振关系不是很大，第二个问题说的就是环振的延迟单元啊，第3个问题给出环振的电路，问有没有人看见类似的结构

上官轩晖

1.应该是动态带宽技术吧，建立的时候大电阻大带宽，锁定时候可以在最优带宽
2.latch based delay cell。我也没找到过很好的资料
3.如果是电荷泵锁相环的话应该是漏电或者上下电流匹配的问题

海马懒人

上官轩晖 发表于 2021-6-7 15:29
1.应该是动态带宽技术吧，建立的时候大电阻大带宽，锁定时候可以在最优带宽
2.latch based delay cell。我 ...

1 我最开始想的时候是两个大方向，一个是快速锁定（后来分析觉得不是），还有一个就是动态带宽，不同分频比时带宽不同，有利于抑制vco的噪声或者pfd，cp，分频器等低通模块的噪声。但是这个电路比较绕，vco的控制电压VBN控制N管产生电流，这些电流控制调谐，同时vco中的电流镜将这个电流复制出去给cp和lpf，vco给cp参考电流（这个我没见过，算上温漂也不知道靠不靠谱），vco还给lpf一个参考电流，这个电流除以N（分频比）来经过电容生成线性电阻，即mos管的栅压，控制可变电阻大小。所以说VBN一变，Icp，R（线性电阻）都在变，我绕进去了。所以我就想问问有没有谁见过类似的结构。
2 这个我缺少相应的分析，只能通过仿真看看，感觉很难受
3 up和down的充放电电流为5uA，在VBN=0.658（vco输出1G的信号），失配电流95nA，1.917%，个人觉得电荷泵失配不是主要原因，但我马上就去进一步确认，谢谢你。

海马懒人

然后就是有大佬可以分享一些环振的资料吗，延迟单元的设计，环振的噪声是怎么产生的，目前有什么优化方法，很多大小我都还没想清楚，希望大家不吝赐教。

自由落体的虹

感谢分享

eeflying

哥23年了，有资料吗，我在走你走过的路子

ll李

哥，有资料吗？求一下谢谢