bandgap输出电压有过冲是什么原因？

peterlin2010 · 发表于 2022-6-9 00:16:03

slow ramp up vdd .

vbg output buffer add R-C filter .

vbg add clamp circuit remove spike .

puxiyue · 发表于 2023-4-6 21:52:39

请问楼主最后如何解决这一问题的呀

joker0564 · 发表于 2023-4-7 10:21:21

输出加电容了吗

陈阿长 · 发表于 2023-6-19 12:50:36

楼主解决了吗？我也遇到这种情况

zacknight · 发表于 2023-9-22 16:32:56

bo_feng 发表于 2021-6-1 20:01
检查一下OP setup时输出会不会先拉0一下再回到工作点，还有左侧startup电路翻转点、速度有没问题，vbp unde ...

谢谢大佬，简单一句话，点出了问题的关键。之前一直以为是内部环路的问题，折腾了好久，经过大佬这么一解释，一下子豁然开朗了，真的十分感谢！

ipmsn5 · 发表于 2023-11-18 19:12:28

本帖最后由 ipmsn5 于 2023-11-18 19:19 编辑

你看一下 overshoot是不是发生在vdd在0.7~1.0的电源电压的时候，
这个时候，你量一下PMOS的vds，

这个时候的vds可以太小，会导致你的PMOS没有增益。这时候loop就相当于“断开”，所以这个时候的环路分析必须设定vdd=“出现overshoot的时候”的电压

diaokehuise · 发表于 2024-2-1 16:20:07

ipmsn5 发表于 2023-11-18 19:12
你看一下 overshoot是不是发生在vdd在0.7~1.0的电源电压的时候，
这个时候，你量一下PMOS的vds，

我仿BG的时候发现startup都关闭了，环路PM也够，就是输出电压升到1.6V再降回1.2，看了运放的的瞬态电压波形，确实是cascode管的vds电压很低导致的，翻转点就是vds升高的那一刻

ipmsn5 · 发表于 2024-2-8 05:49:04

PMOS 在这个时候没有增益的，相当于开环，所以后面的超调避免不了。
尽量优化电路，降低超调。

ZixunWang · 发表于 2024-4-17 23:02:41

感谢分享学习了！

账号		自动登录	找回密码
密码			注册

[求助] bandgap输出电压有过冲是什么原因？

浏览过的版块

站长推荐 /3