1安培负载电流LDO

acging

   

ycjack 发表于 2021-5-24 13:41
我也觉得加buffer好补偿，可是我现在的工艺里VTP都接近1V了，那VIN=2.2V时，如果PMOS buffer+PMOS功率级 ...

考虑过中间级用diode做低阻抗负载吗，这样功率管gate极点会到高频去一点。

ycjack

   

acging 发表于 2021-5-24 19:01
考虑过中间级用diode做低阻抗负载吗，这样功率管gate极点会到高频去一点。 ...

考虑过diode并联一个电阻，但是我观察到的是这一支电流小的话输出阻抗降低不是很明显，电流大的话会影响负载调整率，可能是我没调好再看一看吧。非常感谢

mouseliu

stage2换成一个source follower，这样P2变成一个高频次极点，如果需要这是source follower甚至可以做成一个super source follower（减小P2点看到的阻抗）。
剩下2个低频极点，环路仍然不稳定。stage1的输出并联一个RC网络，目的是引入一个zero用以抵消其中一个pole，考虑到输出极点p0随负载变化很大，所以这个zero最好是用来抵消p0，且zero需要随负载而动。那剩下的问题就是搭一个负载追踪电路，目的是使R和负载电流成比例，从而使得zero相对精确等于p0

demonhunter

静态电流有要求吗？

ycjack

   

mouseliu 发表于 2021-5-25 09:50
stage2换成一个source follower，这样P2变成一个高频次极点，如果需要这是source follower甚至可以做成一个 ...

由于输入电压最低2.2V，工艺中VTH≈1V不能用射随

ycjack

   

demonhunter 发表于 2021-5-25 13:31
静态电流有要求吗？

350uA以下

neonato

功率管前加一级buffer，另外可以考虑用伪esr去补一个极点

fhyfbjl

要用buffer降低EA的输出阻抗，如果没有低阈值管，摆幅不好满足。没有低阈值管条件下，如果用PMOS做buff的输出，两个Vtp就等于VDD了，大负载有问题，用NMOS做buff输出，要求前一级最高输出接近VDD，不然空载有问题。
静态电流预算比较大，可以考虑用电荷泵电路来驱动NMOS功率管。

peterlin2010

   

迅哥 发表于 2021-5-24 18:03
还是不懂，还请指点一二

LDO 一般用 PMOS . 可 low drop out ,   low drp out  压出压入 电压差别太大拉 .    pmos LDO  1.8v  vout 可能  vin = 1.9v  就  drop out 0.1v  . 但若NMOS ,  vin = 1.8+ vth  , 一般VT抓 0.5~0.7      vin > 2.3v   ,     除非你找得到vt=0.1V  nmos   (native or zero Vt  mos  才可能VT 很低 ) ,  如果说  LDO 改Nmos    . 一般NMOS 会用 charge Pump or boostrap 让 NMOS  gate 可以 > vin .