测量了一款芯片数模地之间电阻十几M欧姆？他们会是怎么隔离开的？

bo_feng · 发表于 2021-5-19 23:08:17

应该是用DNW把数字隔出来的，layout上把数字整个都坐在一个大的DNW里，在DNW的边缘按DRC rule画上NW进行隔离，隔出一整块TPW用来做数字地。

摩卡咖啡 · 发表于 2021-5-19 23:28:35

bo_feng 发表于 2021-5-19 23:08
应该是用DNW把数字隔出来的，layout上把数字整个都坐在一个大的DNW里，在DNW的边缘按DRC rule画上NW进行隔 ...

那如果是用nwell类型的guardring接电源，放在数模之间，能否达到隔离效果呢？

myee · 发表于 2021-5-20 08:24:34

摩卡咖啡发表于 2021-5-19 22:52
我们就是数字单独的DGND，模拟单独的AGND，分别拉到不同PAD上的，但实际好像没有用，衬底不是都是一个衬 ...

衬底是同一个，但是数字单元如果是标准库需要自己修改，把数字电路的Psub单独走线，不要和数字的nmos连接在一起

fengluan · 发表于 2021-5-20 09:59:25

摩卡咖啡发表于 2021-5-19 22:55
如果是单n阱，是不是AGND和DGND之间阻值很小是正常的？我们之前做的几款全都是阻值很小，量了国外的几款 ...

当然啊，都是在同一个Psub 上连接着，你怎么分开走线都不可能有多大的电阻

bo_feng · 发表于 2021-5-20 13:55:07

摩卡咖啡发表于 2021-5-19 23:28
那如果是用nwell类型的guardring接电源，放在数模之间，能否达到隔离效果呢？
...

能起到隔离效果，但模拟和数字还都在同一个psub上，直观上看肯定没有用dnw隔效果好。

摩卡咖啡 · 发表于 2021-7-1 16:20:15

bo_feng 发表于 2021-5-20 13:55
能起到隔离效果，但模拟和数字还都在同一个psub上，直观上看肯定没有用dnw隔效果好。
...

前段时间看了原版的版图设计，他们是把所有的衬底（数字部分、模拟部分、ESD mos）都接到AGND上，DGND只接了数字MOS的源极，所以芯片外部测量才显示GND隔离的那么好。

我们的IO是工厂提供的。那个ESD等内部模块的衬底都已经接在了源极上，然后合并到相应区域的地环上了，而且数字的衬底，PR那边已经做在了DGND上，不知道好不好改

。
不解决这俩问题，应该还是会短路，估计单靠加隔离环解决不了。

hieli · 发表于 2021-7-23 16:09:47

测下两个GND互相的击穿,正反对比，从电压猜测是否用了DNW

[求助] 测量了一款芯片数模地之间电阻十几M欧姆？他们会是怎么隔离开的？

站长推荐 /2