设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 请教LVDS接收器是否需要在差分输入端加上100Ω电阻 ...
123
返回列表 发新帖
楼主: vszombie

[求助] 请教LVDS接收器是否需要在差分输入端加上100Ω电阻

[复制链接]
demonhunter
发表于 2024-9-9 12:47:38 | 显示全部楼层
实际应用时匹配传输线阻抗用的，外围应用加时可选不同阻值更好的匹配传输线。当然也有产品内部加了这个电阻。
回复 支持 反对

举报

jiangnaner
发表于 2024-9-9 12:49:46 | 显示全部楼层
不错呀
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-29 03:12 , Processed in 0.014111 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表