在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6056|回复: 4

如何进行systemverilog 调试

[复制链接]
发表于 2007-12-12 10:15:30 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问大虾,用DVE如何对编写的systemverilog进行调试,
class 以及其属性在仿真过程种是不能dump波形的,如果想看class 种某个变量的值,该怎么做?
请大虾指点。
发表于 2008-5-30 11:51:40 | 显示全部楼层

最新的Questa可以

支持waveform里显示class。很方便调试
发表于 2008-8-3 21:03:05 | 显示全部楼层
on line debug ?
发表于 2008-8-10 11:55:20 | 显示全部楼层

感谢分享

感谢分享
发表于 2008-10-27 14:53:42 | 显示全部楼层
不错!谢谢分享!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 22:36 , Processed in 0.022043 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表